MAX9371ESA+T
5524
SOP8/21+22+
只做原装 自己库存 实单支持
MAX9371EUA
74815
MSOP8/22+
公司原装现货主营品牌可含税提供技术免费样品
MAX9371
80000
-/23+
原装现货
MAX9371
80000
-/23+
原装现货
MAX9371
48000
SOP8/24+
原装现货,可开专票,提供账期服务
MAX9371
521010
NR/2017+
-
MAX9371
521010
NR/2017+
-
MAX9371
41101
SOP8/-
大量现货,提供一站式配单服务
MAX9371
50000
-/2024+
原厂原装现货库存支持当天发货
MAX9371
65286
-/21+
全新原装现货,长期供应,免费送样
MAX9371
144083
SOP8/82876+
原装现货,可提供一站式配套服务
MAX9371EKA+
46000
NEW/NEW
一级代理保证
MAX9371EKA+
7300
SOT238/23+
原装现货
MAX9371EKA+
52701
SOT238/22+
只做原装,专注海外现货订购20年
MAX9371EKA+
7300
SOT238/2025+
原装现货
MAX9371EKA+
10000
SOT238/22+
全新原装进口
MAX9371EKA+
3000
-/21+
原装正品,欢迎询价
MAX9371EKA+
9000
SOT238/22+
原厂渠道,现货配单
MAX9371EKA+
5000
SOT238/22+
原装现货,配单助手
MAX9371EKA+
9000
SOT238/2024+
原厂渠道,现货配单
之间不同步。下面介绍影响三片ad9852芯片同步工作的几个关键信号。 3.1 参考时钟信号 实现多片ad9852芯片同步的首要要求是每个ad9852的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给epld和三片ad9852,这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯片cy2305的输入端,再由该芯片输出四路同步时钟信号,其中一路时钟直接供给epld,其它三路时钟分别输入给三个max9371芯片,此芯片把输入的单端lvttl电平时钟转化成差分lvpecl电平时钟后,再分别输入给三片ad9852芯片。为了使输入到每个ad9852的参考时钟信号的延迟时间保持一致,需要采用蛇形差分对的走线方法精心布线,使参考时钟pcb走线距离相同。本系统ad9852的参考时钟之所以采用差分输入模式,是因为它不仅可以抑制时钟信号上的共模噪声,而且它还具有最小的率和更短的上升和下降时间(小于1ns)。 3.2 更新时钟信号 在对ad9852进行控制编程时,写入ad9852的数据首先被缓存在内部的i/o缓
升沿,触发内部控制寄存器更新内容。因此,要实现2片ad9852的同步,必须使其参考时钟与更新信号的上升沿同步。下面是确保2片ad9852同步工作需要注意的一些要点。 4.1 参考时钟信号 ad9852的参考时钟有差分输入和单端输入2种形式,由于差分时钟在脉冲边沿具有更短的上升和下降时间以及最小的抖动率,可以有效地降低2片ad9852参考时钟间的相位误差,因此本系统采用了参考信号差分输入的方式。对于差分输入方式,输入端信号可以是方波或正弦波,推荐使用maxim公司的max9371,他可以将普通时钟信号转化成系统所需的差分时钟信号。为了实现参考时钟同步,令2片ad9852合用一个晶振,晶振输出的信号先分别传给两个差分时钟生成器,经过转化后输入2片ad9852。为了使每片ad9852参考时钟信号在传输过程中的延迟时间一致,pcb布线时必须确保时钟信号走线距离相同。 4.2 更新时钟信号 在对ad9852进行编程时,串行输入的数据被缓存在内部的i/o缓冲寄存器中,不会影响到ad9852的工作状态;在更新时钟信号的上升沿到来后,触发i/o缓冲寄存
电路后与系统时钟同步,形成上升沿,触发内部控制寄存器更新内容。因此,要实现2片ad9852的同步,必须使其参考时钟与更新信号的上升沿同步。下面是确保2片ad9852同步工作需要注意的一些要点。 4.1 参考时钟信号 ad9852的参考时钟有差分输入和单端输入2种形式,由于差分时钟在脉冲边沿具有更短的上升和下降时间以及最小的抖动率,可以有效地降低2片ad9852参考时钟间的相位误差,因此本系统采用了参考信号差分输入的方式。对于差分输入方式,输入端信号可以是方波或正弦波,推荐使用maxim公司的max9371,他可以将普通时钟信号转化成系统所需的差分时钟信号。为了实现参考时钟同步,令2片ad9852合用一个晶振,晶振输出的信号先分别传给两个差分时钟生成器,经过转化后输入2片ad9852。为了使每片ad9852参考时钟信号在传输过程中的延迟时间一致,pcb布线时必须确保时钟信号走线距离相同。 4.2 更新时钟信号 在对ad9852进行编程时,串行输入的数据被缓存在内部的i/o缓冲寄存器中,不会影响到ad9852的工作状态;在更新时钟信号的上升沿到来后,触发i/o缓冲寄存器把数据传送给内部控制寄存器
电路后与系统时钟同步,形成上升沿,触发内部控制寄存器更新内容。因此,要实现2片ad9852的同步,必须使其参考时钟与更新信号的上升沿同步。下面是确保2片ad9852同步工作需要注意的一些要点。 4.1 参考时钟信号 ad9852的参考时钟有差分输入和单端输入2种形式,由于差分时钟在脉冲边沿具有更短的上升和下降时间以及最小的抖动率,可以有效地降低2片ad9852参考时钟间的相位误差,因此本系统采用了参考信号差分输入的方式。对于差分输入方式,输入端信号可以是方波或正弦波,推荐使用maxim公司的max9371,他可以将普通时钟信号转化成系统所需的差分时钟信号。为了实现参考时钟同步,令2片ad9852合用一个晶振,晶振输出的信号先分别传给两个差分时钟生成器,经过转化后输入2片ad9852。为了使每片ad9852参考时钟信号在传输过程中的延迟时间一致,pcb布线时必须确保时钟信号走线距离相同。 4.2 更新时钟信号 在对ad9852进行编程时,串行输入的数据被缓存在内部的i/o缓冲寄存器中,不会影响到ad9852的工作状态;在更新时钟信号的上升沿到来后,触发i/o缓冲寄存器把数据传送给内部控制寄存器